



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **2000200852 A**(43) Date of publication of application: **18 . 07 . 00**(51) Int. Cl. **H01L 23/12**(21) Application number: **11001809**(22) Date of filing: **07 . 01 . 99**(71) Applicant: **HITACHI LTD**(72) Inventor:  
**HIDA AKIHIRO**  
**SHIRAI MASAYUKI**  
**MIWA TAKASHI**(54) **SEMICONDUCTOR DEVICE, MANUFACTURING METHOD AND MOUNTING METHOD THEREOF**


solder bump 9C touching the solder paste 13 last retains substantially columnar shape.

(57) Abstract:

COPYRIGHT: (C)2000,JPO

**PROBLEM TO BE SOLVED:** To reduce defective connection of solder bump due to warp of a semiconductor device by differentiating the height of columnar solder bumps from the mounting surface depending on the warp of the semiconductor device.

**SOLUTION:** When a semiconductor device BGA is brought close to a mounting board 12 while heating the mounting board 12, a columnar solder bump 9A at a part of lowest height from the mounting surface touches a solder paste 13 because of warp of the BGA and begins to melt. When the BGA is pressed to approach the mounting board 12 furthermore, columnar solder bumps 9B at parts of lower height from the mounting surface touches the solder paste 13 sequentially and begin to melt. The BGA is pressed to approach the mounting board 12A up to a point where a columnar solder bump 9C at a part of highest height from the mounting surface eventually touches the solder paste 13 and begins to melt and then the temperature is lowered to room temperature. The columnar solder bump 9A touching the solder paste 13 is deformed into a substantially spherical shape and the columnar



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-200852

(P2000-200852A)

(43) 公開日 平成12年7月18日 (2000.7.18)

(51) Int.Cl.<sup>7</sup>

H 0 1 L 23/12

識別記号

F I

H 0 1 L 23/12

テマコード (参考)

L

審査請求 未請求 請求項の数 6 O L (全 6 頁)

(21) 出願番号 特願平11-1809

(22) 出願日 平成11年1月7日 (1999.1.7)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 飛田 昭博

東京都青梅市新町六丁目16番地の3 株式会社日立製作所デバイス開発センタ内

(72) 発明者 白井 優之

東京都青梅市新町六丁目16番地の3 株式会社日立製作所デバイス開発センタ内

(72) 発明者 三輪 孝志

東京都青梅市新町六丁目16番地の3 株式会社日立製作所デバイス開発センタ内

(74) 代理人 100083552

弁理士 秋田 収喜

(54) 【発明の名称】 半導体装置及びその製造方法ならびにその実装方法


(57) 【要約】

【課題】 半田バンプを搭載した半導体装置において、隣り合う半田バンプが接触することなく、かつ実装面からの高さのばらつきによる接続不良を低減することが可能な技術を提供する。


【解決手段】 半導体チップの回路素子形成面上に形成された電極パッドと電氣的に接続されたリードと接続された半田バンプをアレイ状に配置したボールグリッドアレイ型半導体装置において、前記半田バンプを柱状とし、前記柱状半田バンプが電子装置の実装基板に実装されたとき、前記柱状半田バンプの実装面からの高さが、前記半導体装置の反りに対応してそれぞれ異なる構成となっている。

図 1

(a)



(b)



## 【特許請求の範囲】

【請求項 1】 半導体チップの回路素子形成面上に形成された電極パッドと電気的に接続されたリードと接続された半田バンプをアレイ状に配置したボールグリッドアレイ型半導体装置において、前記半田バンプを柱状とし、前記柱状半田バンプが実装基板に実装されたとき、前記柱状半田バンプの実装面からの高さが、前記半導体装置の反りに応じてそれぞれ異なる構成となっていることを特徴とする半導体装置。

【請求項 2】 半導体チップの回路素子形成面上に形成された電極パッドと電気的に接続されたリードと接続された半田バンプをアレイ状に配置したボールグリッドアレイ型半導体装置において、前記半田バンプを柱状とし、該柱状半田バンプと前記リードとの間に、前記柱状半田バンプの融点よりも低融点の半田材を介在し、前記柱状半田バンプが実装基板に実装されたとき、前記柱状半田バンプの実装面からの高さが、前記半導体装置の反りに応じてそれぞれ異なる構成となっていることを特徴とする半導体装置。

【請求項 3】 前記請求項 1 又は 2 に記載の半導体装置において、実装基板に実装したとき、前記すべての柱状半田バンプの体積が等しいことを特徴とする半導体装置。

【請求項 4】 半導体チップの回路素子形成面上に形成された電極パッドと電気的に接続されたリードと接続される半田バンプをアレイ状に配置するボールグリッドアレイ型半導体装置の製造方法であって、前記半導体装置の前記半田バンプを接続する端子電極に半田材を塗布し、該半田材の上に、前記半田材の融点よりも高融点の柱状半田バンプを搭載し、前記半導体装置を前記半田材の融点より高く前記柱状半田バンプの融点より低い温度で加熱し、前記柱状半田バンプを前記半導体装置上に固着することを特徴とする半導体装置の製造方法。

【請求項 5】 半導体チップの回路素子形成面上に形成された電極パッドと電気的に接続されたリードと接続される半田バンプをアレイ状に配置するボールグリッドアレイ型半導体装置の製造方法であって、前記半導体装置の半田バンプを接続する端子電極面に、該端子電極と対応した筒状の孔がアレイ状に開けられたマスクを載置し、該マスク上から半田材を印刷して前記筒状の孔の内部に充填し、前記マスクをはずして柱状半田バンプを形成することを特徴とする半導体装置の製造方法。

【請求項 6】 請求項 1 又は 2 のボールグリッドアレイ型半導体装置の実装方法であって、前記柱状半田バンプの融点よりも低融点の半田材を実装基板の前記柱状半田バンプ接続部分上に塗布し、該柱状半田バンプ接続部分と、前記柱状半田バンプとの位置合わせを行い、前記柱状半田バンプの融点より高い温度で前記実装基板を加熱し、前記柱状半田バンプを実装基板に接触させ、接触した柱状半田バンプ順にそれを熔融し、前記半導体装置の

反りに対応して、未接続の前記柱状半田バンプが前記半田材と接触するまで前記半導体装置を前記実装基板に押圧接近させることを特徴とする半導体装置の実装方法。

## 【発明の詳細な説明】

## 【0001】

【発明が属する技術分野】本発明は、半導体装置、その製造方法及び実装方法に係り、特に、半田バンプをアレイ状に配置したボールグリッドアレイ型半導体装置に適用して有効な技術に関するものである。

## 【0002】

【従来の技術】従来、半導体チップの回路素子形成面上の電極パッドとリードが電気的に接続され、前記半導体チップ及び接続部分もしくは接続部分のみが樹脂などにより封止され、アレイ状に配列された前記リードの他端に半田バンプが接続されたボールグリッドアレイ型半導体装置（以下、BGAと呼ぶ）では、前記半田バンプの形状は、通常球形の半田ボールである（電子技術、1998年9月号、p. 2参照）。前記BGAでは、半田ボールを接続する端子電極の直径が600ミクロン、端子電極間の距離が1.27mmのものが多く、その端子電極に接続される半田ボールは直径が760ミクロンで、接続後端子電極表面からの高さが約600ミクロンとなる。また、前記BGAは、半導体チップの電極パッドとリードとの接続部分等を樹脂等で封止しているため、封止材料やパッケージ材料の熱膨張係数の違いにより、封止温度から室温に下げたときに反りが生じる。この他にも、加熱されることにより、BGAのパッケージ本体に反りが生じる。特に、半田ボールを搭載しリフローするとき、約240℃に加熱するため、最も反りが生じやすい。

## 【0003】

【発明が解決しようとする課題】本発明者は、前述の従来技術を検討した結果、以下のような問題点を見いだした。図5（説明のための模式図）に示すように、用いる封止材料やパッケージ材料により異なるが、加熱することによりパッケージ本体Pに反りが生じる。このパッケージの反りにより、実装基板12に実装したときの、実装面からの高さHのばらつきが200～300ミクロン生じる。実装前の高さHが約600ミクロンの半田ボールは、実装後の実装基板12と接続された半田ボール14Aでは約400ミクロンになる。そのため、実装面からの高さHにばらつきが大きくなると、実装面から高い部分の半田ボール14Bが実装基板12にとどかず、接続不良となるという問題がある。また、半田ボールの高さを高くするために直径の大きい半田ボールを用いると、隣り合う半田ボール同士が接触しショートしてしまうという問題がある。本発明の目的は、半導体装置が実装基板に半田バンプにより実装されたとき、前記半導体装置の反りによる半田バンプの接続不良を低減することが可能な技術を提供することにある。本発明の他の目的

は、半田バンプを有する半導体装置において、隣り合う半田バンプが接触することなく、かつ実装面からの高さのばらつきによる接続不良を低減することが可能な技術を提供することにある。本発明の前記ならびにその他の目的及び新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

#### 【0004】

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。

【0005】(1) 半導体チップの回路素子形成面上に形成された電極パッドと電気的に接続されたリードと接続された半田バンプをアレイ状に配置したボールグリッドアレイ型半導体装置において、前記半田バンプを柱状とし、前記柱状半田バンプが実装基板に実装されたとき、前記柱状半田バンプの実装面からの高さが、前記半導体装置の反りに応じてそれぞれ異なる構成となっている。

【0006】(2) 半導体チップの回路素子形成面上に形成された電極パッドと電気的に接続されたリードと接続された半田バンプをアレイ状に配置したボールグリッドアレイ型半導体装置において、前記半田バンプを柱状とし、該柱状半田バンプと前記リードとの間に、前記柱状半田バンプの融点よりも低融点の半田材を介在し、前記柱状半田バンプが実装基板に実装されたとき、前記柱状半田バンプの実装面からの高さが、前記半導体装置の反りに応じてそれぞれ異なる構成となっている。

【0007】(3) 前記(1)又は(2)の半導体装置において、実装基板に実装したとき、前記すべての柱状半田バンプの体積が等しい。

【0008】(4) 半導体チップの回路素子形成面上に形成された電極パッドと電気的に接続されたリードと接続される半田バンプをアレイ状に配置するボールグリッドアレイ型半導体装置の製造方法であって、前記半導体装置の前記半田バンプを接続する端子電極に半田材を塗布し、該半田材の上に、前記半田材の融点よりも高融点の柱状半田バンプを搭載し、前記半導体装置を前記半田材の融点より高く前記柱状半田バンプの融点より低い温度で加熱し、前記柱状半田バンプを前記半導体装置上に固着する製造方法である。

【0009】(5) 半導体チップの回路素子形成面上に形成された電極パッドと電気的に接続されたリードと接続される半田バンプをアレイ状に配置するボールグリッドアレイ型半導体装置の製造方法であって、前記半導体装置の半田バンプを接続する端子電極面に、それと対応した筒状の孔がアレイ状に開けられたマスクを載置し、該マスク上から半田材を印刷して前記筒状の孔の内部に充填し、前記マスクをはずして柱状半田バンプを形成する製造方法である。

【0010】(6) 前記(1)又は(2)のボールグリ

ッドアレイ型半導体装置の実装方法であって、前記柱状半田バンプの融点よりも低融点の半田材を実装基板の前記柱状半田バンプ接続部分上に塗布し、該柱状半田バンプ接続部分と、前記柱状半田バンプとの位置合わせを行い、前記柱状半田バンプの融点より高い温度で前記実装基板を加熱し、前記柱状半田バンプを実装基板に接触させ、接触した柱状半田バンプ順にそれを溶融し、前記半導体装置の反りに対応して、未接続の前記柱状半田バンプが前記半田材と接触するまで前記半導体装置を前記実装基板に押圧接近させる実装方法である。

【0011】以下、本発明について、図面を参照して実施形態（実施例）とともに詳細に説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

#### 【0012】

【発明の実施の形態】図1は本発明の実施形態のBGA（半導体装置）の概略構成を示す図であり、図1(a)はBGAの半田バンプ搭載面からみた平面図であり、図1(b)は図1(a)のBGAのA-A'線における断面図である。本実施形態のBGAは、図1(b)に示すように、半導体チップ1がその回路素子形成面とは反対側の面で、配線基板2に設けられている熱拡散板3に固着されている。半導体チップ1の回路素子形成面上の電極パッド（図示しない）は、前記配線基板2上のリード4にワイヤ5のボンディングにより電気的に接続されている。前記半導体チップ1とリード4との接続部分はモールド樹脂（封止材）6で封止されている。配線基板2の熱拡散板3が設けられている面と反対側の面上に、前記リード4の端子電極7が設けられている。この端子電極7上に柱状半田バンプ9が、この柱状半田バンプ9の融点よりも低融点の半田材（半田ペースト）8を介して接続されている。ここでは、前記BGAは、樹脂及びガラス繊維を主成分とする配線基板2、銅やアルミニウムなどからなる熱拡散板3、及び封止材6の熱膨張係数等の違いによる反りが生じているものとする。また、前記柱状半田バンプ9は、全て従来の半田バンプの体積と同じ体積としたものである。

【0013】以下、図2及び図3を用いて本実施形態1のBGAの端子電極7上に柱状半田バンプ9を搭載する方法を説明する。まず、図2(a)に示すように、銅やアルミニウムからなる熱拡散板3に、半導体チップ1の回路素子形成面とは反対側の面と、樹脂及びガラス繊維からなるパッケージ基材にリード配線（多層配線も含む）が形成されている配線基板2を接着剤（図示していない）で接着し、前記配線基板2上のリード4と半導体チップ1上の電極パッド（図示しない）とをワイヤ5で電気的に接続した後、半導体チップ1、リード4、ワイヤ5を封止材6で封止する。次に、図2(b)に示すように、配線基板2に設けられた端子電極7上に、融点の低い半田ペースト8を塗布する。次に、図2(c)に

示すように、半田ペースト 8 上に半田ペースト 8 の融点よりも高い融点をもつ柱状半田パンプ 9 を搭載する。この柱状半田パンプ 9 はあらかじめ作成しておく。次に、図 2 (d) に示すように、半田ペースト 8 の融点より高く、柱状半田パンプ 9 の融点より低い温度で BGA を加熱し、半田ペースト 8 を融解させた後、温度を室温に下げ、端子電極 7 と柱状半田パンプ 9 を接続して固着させる。前記方法により、低融点の半田ペースト 8 を介して電極パッド 7 と柱状半田パンプ 9 を固着した BGA は図 1 (a)、(b) に示したような外観となる。

【0014】次に、前記柱状半田パンプの搭載方法の変形例として、スクリーンマスクを用いる方法について説明する。このスクリーンマスクを用いた方法では、図 2 (a) のように、半導体チップ 1、リード 4、ワイヤ 5 を封止材 6 で封止した後、図 3 (a) に示すように、配線基板 2 の端子電極 7 が形成された面に、前記アレイ状に配列された端子電極 7 の上に、その端子電極 7 に対応した筒状の孔が開けられたマスク 11 を載せ、マスク 11 上から半田ペーストを印刷技術により筒状の孔に充填し、マスク 11 に開けられた孔の内部に柱状半田ペースト 10 を形成し、柱状半田ペースト 10 の融点以下の温度で加熱して端子電極 7 上に固着した後、マスク 11 をはずして図 3 (b) に示すような柱状半田パンプ 9 を形成する。

【0015】図 4 は、前記方法で製造された、柱状半田パンプ 9 を有する BGA を実装基板に実装する過程を説明するための模式図である。まず、図 4 (a) に示すように、BGA に接続された柱状半田パンプ 9 を、実装基板 12 上の柱状半田パンプ 9 の融点より低融点の半田ペースト 13 が塗布された端子電極 (図示しない) と位置合わせする。次に、図 4 (b) に示すように、半田ペースト 13 の融点より高く柱状半田パンプ 9 の融点より低い温度で実装基板 12 を加熱しながら、BGA を実装基板 12 に接近させると、BGA の反りにより、実装面からの高さが一番低い部分の柱状半田パンプ 9 A が半田ペースト 13 と接触し、融けだす。次に、図 4 (c) に示すように、BGA が実装基板 12 にさらに押圧接近させると、実装面からの高さが低い柱状半田パンプ 9 B の順に半田ペースト 13 と接触し、融け出す。次に、図 4

(d) に示すように、最終的には、実装面からの高さが一番高いところの柱状半田パンプ 9 C が半田ペースト 13 と接触し、融け出すところまで BGA を実装基板 12 に押圧接近させた後、温度を室温に下げる。この時、先に半田ペースト 13 と接触した柱状半田パンプ 9 A は球形に近い形に変形しており、最後に半田ペースト 13 に接触した柱状半田パンプ 9 C はほぼ柱状のままになっている。その間の柱状半田パンプ 9 B は実装面からの高さに対応して、柱状半田パンプ 9 A と柱状半田パンプ 9 C の間の形状をとる。

【0016】以上説明したように、本実施形態によれ

ば、BGA の半田パンプを柱状半田パンプ 9 とすることにより、柱状半田パンプ 9 を有する BGA (半導体装置) が実装基板に実装されたとき、BGA が反っていても、柱状半田パンプ 9 の実装面を水平面とすることができる。また、BGA の半田パンプを柱状半田パンプ 9 とすることにより、隣り合う半田パンプとの隙間が広がり配線基板 2 と実装基板を接近させることができ、かつ、BGA の反りによる半田パンプの接続不良を低減することができる。また、BGA に柱状半田パンプ 9 を搭載する際に、高温で加熱しないので、BGA の反りを抑えることができ実装面からの高さのばらつきも低減することができる。

【0017】また、例えば、最近接の端子電極間距離が 1.27mm の BGA のときには、従来用いられている直径が 760 ミクロンの半田ボールと同一体積で、底面積を小さくした柱状半田パンプ 9 または柱状半田ペースト 10 を形成すると、半田ボールを用いたときの高さ約 600 ミクロンよりも高くできるので、BGA のパッケージ本体の反りが大きく実装面からの高さのばらつきが大きいときでも、接続不良が減少し、実装性が向上する。

【0018】本実施形態では、BGA が実装基板 12 側に反ったときについて説明したが、パッケージ本体の材料の違いや、半導体チップの封止方法などにより、実装基板 12 と反対側に反ることもあるが、この場合も本実施形態と同様の実装方法で、実装基板との接続不良を低減することができる。また、パッケージの反りの他に、実装基板が反ったときなども、本実施形態の方法で実装することにより、実装基板と BGA との接続不良を低減することができる。

【0019】以上、本発明を実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されることなく、その要旨を逸脱しない範囲において種々変更し得ることはいうまでもない。

【0020】

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

(1) 半導体装置の半田パンプを柱状にすることにより、柱状半田パンプを有する半導体装置が実装基板に実装されたとき、半導体装置が反っていても、柱状半田パンプの実装面を水平面とすることができる。また、半導体装置もしくは実装基板の反りによる半田パンプの接続不良を低減できる。

(2) 半導体装置の半田パンプを柱状にすることにより、隣り合う半田パンプとの隙間が広がり配線基板と実装基板を接近させることができ、かつ、半導体装置の反りによる半田パンプの接続不良を低減することができる。

(3) 半導体装置に柱状半田パンプを搭載する際に、高

温で加熱しないので、半導体装置の反りを抑えることができ、かつ実装面からの高さのばらつきも低減することができる。

(4) 半導体装置の半田パンプを柱状にすることにより、その体積を変えずに端子電極からの高さを高くすることができるので、半導体装置の反りが大きいときも、実装基板との接続不良を低減することができる。

【図面の簡単な説明】


【図1】本発明による実施形態の半導体装置の概略構成を示す平面図及び断面図である。

【図2】本実施形態の半導体装置の半田パンプの形成方法を説明するための断面図である。

【図3】本実施形態の半導体装置の半田パンプの形成方

【図1】

図1



法の変形例を説明するための断面図である。

【図4】本実施形態の半導体装置の実装過程を説明するための模式断面図である。


【図5】従来技術の問題点を説明するための模式断面図である。

【符号の説明】

1…半導体チップ、2…配線基板、3…熱拡散板、4…リード、5…ワイヤ、6…樹脂（封止材）、7…端子電極、8…半田ペースト、9, 9A, 9B, 9C…柱状半田パンプ、10…柱状半田ペースト、11…スクリーンマスク、12…実装基板、13…半田ペースト、14A, 14B…半田ボール、P…パッケージ本体、H…反りによる高さのばらつき


【図2】

図2




【図5】

図5



【図3】

図3



【図4】

図4

